工程師使用處理器進(jìn)行I2C波形模擬，能夠進(jìn)行數(shù)據(jù)傳輸?shù)臄?shù)值估算，并進(jìn)一步檢查電平、上拉電阻設(shè)置以及電壓數(shù)值等是否正常。在進(jìn)行軟件模擬的過(guò)程中，合理設(shè)置上拉電阻，能夠幫助工程師更好的完成設(shè)備數(shù)據(jù)傳輸工作。下面就讓我們一起來(lái)看一下，如何才能讓上拉RP成為模擬I2C時(shí)序波形通信的護(hù)航者。

在進(jìn)行軟件模擬的過(guò)程中，由于一般的I2C應(yīng)用速率并不是很高，通常約為400kbps，所以使用處理器的IO口模擬I2C波形是完全可以勝任的。在模擬處理的過(guò)程中，處理器一般擔(dān)任主導(dǎo)者并會(huì)占有I2C通信的控制權(quán)，不過(guò)這種控制是代為執(zhí)行指令的，工程師無(wú)需擔(dān)心隨機(jī)的I2C通信服務(wù)會(huì)中斷其他任務(wù)的執(zhí)行。獲得了控制權(quán)的處理器分配給I2C任務(wù)IO口，并要求I2C任務(wù)口可以輸出高低電平，還能配置為輸入端口。處理器根據(jù)總線規(guī)范以及從設(shè)備的時(shí)序要求，利用2條IO信號(hào)線，模擬I2C接口時(shí)序波形，進(jìn)行I2C通信。

在進(jìn)行波形模擬的過(guò)程中，處理器發(fā)送數(shù)據(jù)時(shí)通過(guò)IO口輸出高電平，而上升時(shí)間通常情況下與外部上來(lái)電阻阻值沒(méi)有關(guān)系，而且比用外部上拉電阻上拉到高電平快很多。處理器在接受數(shù)據(jù)時(shí)，輸出數(shù)據(jù)的波形上升沿緩慢，而模擬處理器使用的是軟件采樣，與硬件采樣沒(méi)有特殊關(guān)系，所以即便是上拉電阻阻值選的大一些對(duì)數(shù)據(jù)傳輸?shù)慕Y(jié)果也是沒(méi)有太多影響的。也就是說(shuō)，使用IO口模擬I2C時(shí)序時(shí)，工程師可以將上拉電阻阻值可以適當(dāng)選的大一些，這樣既可以有力保證輸出電壓的穩(wěn)定，對(duì)模擬器的數(shù)據(jù)傳輸也沒(méi)有過(guò)多的干擾。

圖為接入了上拉電阻的I2C總線系統(tǒng)

然而，即便是在外部接入了上拉電阻，在I2C總線空閑的時(shí)候，兩條信號(hào)線也應(yīng)該維持高電平的狀態(tài)。否則，上拉電阻上會(huì)有耗電，從而產(chǎn)生干擾波或增強(qiáng)功耗。在上電過(guò)程中，IO線上電平也應(yīng)保持在高電平狀態(tài)。也就是說(shuō)：當(dāng)Master的I2C使用的是IO軟件模擬時(shí)，在保證上拉電阻數(shù)值符合整機(jī)要求的前提下，一定要保證該兩個(gè)IO上電默認(rèn)均為輸入（或高阻）或者輸出高電平，切不可默認(rèn)為輸出低電平。IO默認(rèn)為輸入時(shí)，可以通過(guò)外部上拉電阻將I2C信號(hào)線拉至高電平。

總結(jié)

工程師在進(jìn)行I2C軟件模擬測(cè)試的過(guò)程中，通過(guò)合理設(shè)置上拉電阻阻值的方法，可以對(duì)系統(tǒng)穩(wěn)定性有較大的幫助，同時(shí)這一做法也不會(huì)干擾輸出數(shù)據(jù)的準(zhǔn)確性。