下圖所示電源電路的交流輸入范圍為90 VAC到264 VAC，輸出為19 V, 3.42 A，適用于在密閉的適配器殼體內工作。本設計的目標是實現最高滿載效率、最高平均效率（在25%、50%、75%和100%負載點的平均值）以及超低空載功耗。此外，還應具備鎖存輸出過壓關斷功能，并符合安全機構的功率受限電源(LPS)的限值要求。所測得的效率和空載性能匯總在電路圖表格內，這些數據可輕松超出現行能效要求。
為達到上述設計目標，特此制定了以下設計要點。
PI元件的選擇
選擇可提供高于所需輸出功率的更大器件，以提高效率
TOPSwitch-JX的流限設定功能允許選擇可提供高于所需輸出功率的更大器件。這樣可通過降低MOSFET導通損耗(IRMS2 × RDS(ON))來實現高滿載、低輸入電壓效率，但同時可保持與使用較小器件相同的過載功率、變壓器和其他元件大小。
在本設計中，選用的器件尺寸比輸出功率（功率表中的推薦值）所需的器件尺寸更大。這樣通常可實現最高效率。再繼續增大器件尺寸，通常會取得同樣的效果，或降低效率（MOSFET越大，帶來的開關損耗越大）。
線電壓檢測電阻值?
將線電壓檢測電阻值從4 M?增加到10.2 M?，空載輸入功耗可降低16 mW
線電壓檢測通過電阻R3和R4來實現，可設定輸入欠壓和過壓閾值。這兩個電阻的總值從標準的4 M?增加到10.2 M?。這樣可降低電阻耗散，從而將空載輸入功率從~26 mW降低到~10 mW。為補償UV（導通）閾值的最終差值，在控制和電壓監測引腳之間添加電阻R20。這給V引腳增加了相當于~16 μA的DC電流，此時只需通過R3和R4提供9 μA電流即可達到25 μA的V引腳（導通）閾值電流，并將UV閾值設置到95 VDC。
這種技術方法在OV閾值從~450 VDC提升到~980 VDC時確能有效禁用OV功能。不過這對本設計并無影響，因為在本設計中，輸入電容值(C2)足能承受大于2 kV的差模浪涌，不會使漏極電壓達到U1的BVDSS額定值。
