隨著FPGA性能越來越強，數采鏈路越來越復雜，供電系統就成為系統的一個需要特殊注意點。

對于系統設計人員來說，由于數字處理系統的采樣帶寬越來越寬。出于環境和成本方面的考慮，系統設計人員不斷嘗試降低總功耗。一般而言，ADC 制造商建議采用低噪聲LDO（低壓差）穩壓器為GSPS（或RF 采樣）ADC 供電，以便達到最高性能。然而，這種方式的輸電網絡 (PDN) 效率不高。設計人員對于使用開關穩壓器直接為GSPS ADC 供電且不會大幅降低ADC 性能的方法呼聲漸高。

    解決方案是謹慎地進行PDN 部署和布局布線，確保ADC 性能不受影響。討論了線性和開關電源的不同之處，并表明GSPSADC 與DC-DC 轉換器搭配使用可大幅改善系統能效，且不會影響ADC 性能。

高帶寬、高采樣速率ADC（或GSPS ADC）可以具有多個電源域（比如AVDD 或DVDD）。特別是相控陣領域，可能出現多達10+、100+乃至K級的電源域。

圖示是AD96802：一款14 位、1.25 GSPS/1 GSPS/820MSPS/500 MSPS JESD204B 雙通道模數轉換器，采用65 nmCMOS 工藝制造。這款GSPS ADC 具有7 個不同的域（AVDD1、AVDD1_SR、AVDD2、AVDD3、DVDD、DRVDD 和SPIVDD），以及3 個不同的電壓：1.25 V、2.5 V 和3.3 V。ADP23843 和ADP21644 DC-DC 轉換器用于使電壓下降到可控水平，以便LDO 能夠在不進入熱關斷的情況下進行穩壓操作。這些電源域和各種電壓的日益普及是在這些采樣速率下工作所必需的。它們可以確保各種電路域（比如采樣、時鐘、數字和串行器）之間具有正確的隔離，同時使性能最優。正是因為這個原因，ADC 制造商才設計了評估板，并推薦詳細的電源設計方案，確保最大程度降低風險，使性能最大化。例如，圖1 顯示了AD9680評估板使用的默認PDN 的功能框圖。根據Vita57.1 規格，電源輸入來自FMC（FPGA 夾層卡）連接器供應的12 V/1 A 和3.3 V/3 A電源。

顯而易見，這是一種昂貴的解決方案，有7 個LDO 穩壓器，每個域一個。這款PDN 也許是性能最優的，但肯定不是最具性價比或運行成本效率最高的。系統設計人員認為部署含有多個ADC 的系統非常有難度。例如，相控陣雷達方案包含成百個AD9680，全都以同步方式工作。要求系統設計人員為上百個ADC的每一個電壓域都分配一個LDO 穩壓器是不合理的。

    一種更具性價比的PDN 設計方案是將具有同樣電壓值（比如所有的1.25 V 模擬域）的域組合起來，然后用同一個LDO 來驅動。這樣可以減少元件數（以及物料清單—BOM—成本），如下圖所示。

當然，我們還有更進一步的優化方案，這個就需要我們均衡考慮了。此文拋磚引玉，希望能有更多的討論與分析。