小弟純菜鳥一個，剛接觸電源設計，因為手頭有一個項目--光伏發電并網裝置。現在正在制作并調試的是最大功率跟蹤模塊。簡要介紹下：最大功率跟蹤模塊采用傳統buck構架，后期可能采用同步降壓，進一步提升效率。

現在完成的部分是單片機輸出占空比可變的PWM波，頻率50K，采用開環控制，主要實驗模塊的帶載能力和效率，用一個電位器調節輸出占空比，用MOS驅動器實現自舉推動高端MOS。目前模塊工作還算正常，輸入200W時輸出有180多瓦，效率接近92%，用示波器測量輸出端紋波（夾子夾輸出地，探頭接輸出短），個人感覺可以接受，100mV左右。

現在有個很棘手的問題一直沒法解決：電源地很不穩定，輸出地與輸入地之間有毛刺，表現為用示波器觀察（探頭夾子接輸入地，探針接輸出地，交流耦合），會有峰峰值10V以上的毛刺，但是均方根值很小，正負都有（輸出地與輸出端沒有此毛刺）。

這個問題直接影響到單片機AD的采樣，將單片機數字地與功率地在接地后，無論在輸入端接地，還是輸出端接地，輸出分壓電阻分壓后的電壓信號攜帶峰峰值為1V左右的毛刺（感覺很像是地線上的類型），嚴重影響到AD的采樣，調了兩天依然沒有辦法解決。

小弟純菜鳥，由于今天沒帶相機，無法將波形貼上了讓大家更加明白我的問題，所以文字有點多，想盡量把問題描述清楚。對于布板布線和環路計算什么的，我是一竅不通，但是很愿意學習，這一問題不能解決項目很難往下進行，所以還希望能得到論壇高手們的指點：

問題一：輸出地與輸入地之間的毛刺是必然的還是設計問題，如何能有效解決呢？

問題二：要是想進一步降低輸出紋波，如何設計濾波電感和電容？

問題三：現在此模塊輸出紋波較小，但是輸入端卻被嚴重影響，輸入紋波較大，影響到了電源，可以解決嘛？

謝謝各位高手不吝賜教！

這是輸出端波形，交流耦合。

這是輸入地跟輸出地之間的波形，同時一根地線，出現這樣的波形很是郁悶。

這是PCB圖，很簡單，獻丑了，還請各位指教（現在確定PCB有嚴重問題，正在改畫，其他問題還請各位多指教）