小弟剛開始接觸開關電源，這幾天拜讀了很多老師的帖子，腦子里堆積了很多問題，很多問題很白癡，但是確實困擾著小弟，鼓起勇氣發上來，想請各位老師幫助解答。
求助
關于反激的效率求助帖
全部回復(7)
正序查看
倒序查看
我給你直接發上來吧：
小弟是剛接觸開關電源的菜鳥，沒有過任何實際經驗。。這幾天在論壇上拜讀各位老師的帖子，有很多沒有理解的地方，在此列出來請教一下。。。。。有些問題可能問得很白癡，但是確實很困擾我。。請各位老師不要嘲笑我。。。
下面的圖是我在水蜘蛛老師的帖子中看到的。
1
如前面介紹，完整周期的驅動波型如圖示：
“FET開通延時指未開通之前不包括米勒效應區，關斷延時是指開通的狀態包括米勒效應區，從上面的圖可以看出開關損耗基本集中在這一塊”
這點我不是太明白，我按照下圖仿真
圖 從上到下依次是柵電壓，id,Vds
問題1
按照這個圖來說，在彌勒平臺區的時候，id已經建立起來了，開通時MOS管的損耗 由也挺大的，為什么開通延時不包括彌勒平臺區這一部分呢，損耗為什么只集中在ton3到toff3？
2.下面的圖是我把讓你記得我的好老師帖子中的模型改了一點的仿真圖
圖 仿真電路
下面是MOS管的仿真波形。
圖 MOS管導通關斷過程仿真波形，從上到下依次為MOS管在一個周期內的電流，柵電壓，Vds
下面根據仿真波形做一些計算，周期為20u，tr0.7u,tf2.6u。上升期間，開關損耗為
W
下降期間，開關損耗為
W
是不是大得有點夸張。。。
問題2
對于MOS管所接的負載，在我所建的模型中是不是表現為感性負載？所以表現出來是Vds兩端的電壓先變化，電流后變化?在實際情況中，flyback的MOS管的電壓電流變化情況是不是也是這樣，電壓現變，電流后變？這部分 是不是不能改變了（不采用QR方式）,難道目前市面上用于flyback的AC-DC芯片關斷損耗都比較大？功耗是不是只能靠使減小關斷時間來減小？它們的一般是 大約是多大？如果我的仿真模型是錯誤的，怎么建仿真模型才能更接近實際情況呢？
問題3
一般flyback的應用中，MOS管的損耗是怎么計算的？各占百分之幾（經驗值）？
我現在的理解是
A,交流開關損耗，根據Vds和Ids在開通關斷過程中的變化過程計算出這部分的損耗；
B,導通損耗，MOS管在導通的時候的損耗，通過導通時的ids和Rds計算；
C，驅動損耗，0.5CgsVcc^2+R（驅動電阻）*i^2.
D,電容上的損耗，0.5（Cgd+Cds）*Voff^2
這幾部分功耗如何減小？
A部分加快開關速度應該可以減小，到開關速度加快到一定程度的時候，這部分太快好像會出現EMI等問題，想請教下一般導通速度是多快？比如說30u的開關周期，多長的開通和關斷時間？
B．部分的導通損耗，如果減小MOS管的導通電阻是不是可以減小？除此之外還有什么方式減小？
C．怎么減小？
D.怎么減小
0
回復
@liuhou
我給你直接發上來吧： 小弟是剛接觸開關電源的菜鳥，沒有過任何實際經驗。。這幾天在論壇上拜讀各位老師的帖子，有很多沒有理解的地方，在此列出來請教一下。。。。。有些問題可能問得很白癡，但是確實很困擾我。。請各位老師不要嘲笑我。。。下面的圖是我在水蜘蛛老師的帖子中看到的。1如前面介紹，完整周期的驅動波型如圖示：“FET開通延時指未開通之前不包括米勒效應區，關斷延時是指開通的狀態包括米勒效應區，從上面的圖可以看出開關損耗基本集中在這一塊” 這點我不是太明白，我按照下圖仿真 圖從上到下依次是柵電壓，id,Vds問題1按照這個圖來說，在彌勒平臺區的時候，id已經建立起來了，開通時MOS管的損耗由也挺大的，為什么開通延時不包括彌勒平臺區這一部分呢，損耗為什么只集中在ton3到toff3？2.下面的圖是我把讓你記得我的好老師帖子中的模型改了一點的仿真圖 圖仿真電路下面是MOS管的仿真波形。圖MOS管導通關斷過程仿真波形，從上到下依次為MOS管在一個周期內的電流，柵電壓，Vds下面根據仿真波形做一些計算，周期為20u，tr0.7u,tf2.6u。上升期間，開關損耗為W下降期間，開關損耗為W是不是大得有點夸張。。。問題2對于MOS管所接的負載，在我所建的模型中是不是表現為感性負載？所以表現出來是Vds兩端的電壓先變化，電流后變化?在實際情況中，flyback的MOS管的電壓電流變化情況是不是也是這樣，電壓現變，電流后變？這部分是不是不能改變了（不采用QR方式）,難道目前市面上用于flyback的AC-DC芯片關斷損耗都比較大？功耗是不是只能靠使減小關斷時間來減小？它們的一般是大約是多大？如果我的仿真模型是錯誤的，怎么建仿真模型才能更接近實際情況呢？ 問題3一般flyback的應用中，MOS管的損耗是怎么計算的？各占百分之幾（經驗值）？我現在的理解是A,交流開關損耗，根據Vds和Ids在開通關斷過程中的變化過程計算出這部分的損耗；B,導通損耗，MOS管在導通的時候的損耗，通過導通時的ids和Rds計算；C，驅動損耗，0.5CgsVcc^2+R（驅動電阻）*i^2.D,電容上的損耗，0.5（Cgd+Cds）*Voff^2這幾部分功耗如何減小？A部分加快開關速度應該可以減小，到開關速度加快到一定程度的時候，這部分太快好像會出現EMI等問題，想請教下一般導通速度是多快？比如說30u的開關周期，多長的開通和關斷時間？B．部分的導通損耗，如果減小MOS管的導通電阻是不是可以減小？除此之外還有什么方式減小？C．怎么減小？D.怎么減小
哦，沒把圖傳上來
0
回復
@liuhou
我給你直接發上來吧： 小弟是剛接觸開關電源的菜鳥，沒有過任何實際經驗。。這幾天在論壇上拜讀各位老師的帖子，有很多沒有理解的地方，在此列出來請教一下。。。。。有些問題可能問得很白癡，但是確實很困擾我。。請各位老師不要嘲笑我。。。下面的圖是我在水蜘蛛老師的帖子中看到的。1如前面介紹，完整周期的驅動波型如圖示：“FET開通延時指未開通之前不包括米勒效應區，關斷延時是指開通的狀態包括米勒效應區，從上面的圖可以看出開關損耗基本集中在這一塊” 這點我不是太明白，我按照下圖仿真 圖從上到下依次是柵電壓，id,Vds問題1按照這個圖來說，在彌勒平臺區的時候，id已經建立起來了，開通時MOS管的損耗由也挺大的，為什么開通延時不包括彌勒平臺區這一部分呢，損耗為什么只集中在ton3到toff3？2.下面的圖是我把讓你記得我的好老師帖子中的模型改了一點的仿真圖 圖仿真電路下面是MOS管的仿真波形。圖MOS管導通關斷過程仿真波形，從上到下依次為MOS管在一個周期內的電流，柵電壓，Vds下面根據仿真波形做一些計算，周期為20u，tr0.7u,tf2.6u。上升期間，開關損耗為W下降期間，開關損耗為W是不是大得有點夸張。。。問題2對于MOS管所接的負載，在我所建的模型中是不是表現為感性負載？所以表現出來是Vds兩端的電壓先變化，電流后變化?在實際情況中，flyback的MOS管的電壓電流變化情況是不是也是這樣，電壓現變，電流后變？這部分是不是不能改變了（不采用QR方式）,難道目前市面上用于flyback的AC-DC芯片關斷損耗都比較大？功耗是不是只能靠使減小關斷時間來減小？它們的一般是大約是多大？如果我的仿真模型是錯誤的，怎么建仿真模型才能更接近實際情況呢？ 問題3一般flyback的應用中，MOS管的損耗是怎么計算的？各占百分之幾（經驗值）？我現在的理解是A,交流開關損耗，根據Vds和Ids在開通關斷過程中的變化過程計算出這部分的損耗；B,導通損耗，MOS管在導通的時候的損耗，通過導通時的ids和Rds計算；C，驅動損耗，0.5CgsVcc^2+R（驅動電阻）*i^2.D,電容上的損耗，0.5（Cgd+Cds）*Voff^2這幾部分功耗如何減小？A部分加快開關速度應該可以減小，到開關速度加快到一定程度的時候，這部分太快好像會出現EMI等問題，想請教下一般導通速度是多快？比如說30u的開關周期，多長的開通和關斷時間？B．部分的導通損耗，如果減小MOS管的導通電阻是不是可以減小？除此之外還有什么方式減小？C．怎么減小？D.怎么減小
關于驅動損耗的計算，如公式所述可以通過降低VCC的電壓，亦可以通過減小驅動電阻的方式去降低驅動損耗。可能會帶來其他的問題。
0
回復
