三明治繞法好
10W一下，對于LED電源來說，三明治繞法是一種選擇，但是EMI不容易過，盡管漏感低，耦合好，元器件應力小。如果對EMI沒要求，完全可以這樣。
如果對EMI有要求，而且有足夠的裕量，必須采用堆疊式的繞法，而且最外層還要加一層銅皮屏蔽。
除了EMI之外是否也會影響到效率?
當然, 但我所指的是NP-NS-NB這種繞法.
最常規的繞法啦！Np -Ns - Na啦。
也就是：初級繞完，再繞次級，最后繞輔助繞組哈，磁芯允許，最后加一層屏蔽銅箔哦！
是想說NP/2-NS/NP/2-NB,三明治繞法主要是增加初次級的耦合面積,降低漏感,
從而可以降低MOSFET關斷時的漏感尖峰電壓,降低MOSFET的電壓應力，
在低壓輸出時可以提升效率。
但在增加耦合面積的同時,使繞組間的分布電容加大,
而繞組間電容是共模干擾信號主要的傳遞路徑,故三明治繞法會使EMI性能變差。
