與通常全集成化D類功放SAB-C167CS-LM的制作不一樣，IRS2092+MOSFET酌結(jié)構(gòu)引腳間距較大，元器件密度較小，加上IRS2092優(yōu)秀的抗干擾性能，所以單面板即可滿足設(shè)計(jì)的要求，但是這并不意味著減小了設(shè)計(jì)的難度。為了抑制底噪、減小輻射以及滿足大電下對(duì)線寬的要求，PCB的設(shè)計(jì)也是絲毫不能馬虎的。
   首先是參考平面的設(shè)置問題?？梢园颜麄€(gè)電路分為3個(gè)不同的參考地平面，即模擬地（小信號(hào)地）、功率地（大信號(hào)地）以及驅(qū)動(dòng)級(jí)參考地(即負(fù)電源U)。所以在PCB的設(shè)計(jì)時(shí)，可以按照這一原則劃分地平面，不能簡(jiǎn)單地采用單一地平面的形式進(jìn)行敷銅，這樣可能會(huì)形成地環(huán)路，引入噪聲。
    其次是元器件的布局和線寬的設(shè)置問題。對(duì)于電流較小的輸入級(jí)和驅(qū)動(dòng)級(jí)部分，可以相對(duì)密集地?cái)[放各個(gè)元器件，特別是退耦電容、自舉電容以及與振蕩頻率相關(guān)的器件，盡量靠近芯片引腳放置。而對(duì)于輸出級(jí)，為了確保MOS管良好的散熱以及銅箔能夠承受足夠的電流，應(yīng)當(dāng)適當(dāng)減小元器件分布密度，并加粗輸出和電源的走線寬度。

    整個(gè)PCB使用了兩條飛線（反饋線），模擬地和功率地分別接到各自的地平面后，再通過一條線連接到一起。這個(gè)元器件的數(shù)據(jù)手冊(cè)可以從集成電路查詢網(wǎng)站上下載。