Cinderallaaaa：
我覺得如果你是覺得整體頻率偏高，進入burst模式過早，可以有兩個方向改善：1.降低諧振點頻率（70-80kHz差不多了）2.加大匝比。因為你這個是一個寬壓應用，如果以輸出2.5V作為諧振點，匝比計算出來就是400/2/2.5=80，而LLC的增益曲線并不線性，大于諧振頻率的那一段gain的斜率比較緩，這會導致輸出電壓為2.2V的時候工作頻率很高，輕載頻率也相對較高，所以加大匝比其實就是把2.3V或2.4V作為諧振點設計，這樣整體頻率會降低一點。另外芯片設置的最大頻率也可以抬高一點，推遲進入burst模式的負載點。