应用示例

辅助工具

为了帮助进行频率规划和设计环路滤波器，德州仪器提供了PLLatinum Sim和TICS Pro。

数字锁定检测频率的准确性

数字锁定检测电路用于确定PLL1锁定、PLL2锁定和保持退出事件。窗口大小和锁定计数寄存器被编程，以便为每个事件的发生设定一个参考PLL反馈信号的ppm频率精度。当PLL数字锁定事件发生时，PLL数字锁定检测被断言为真。当保持退出事件发生时，器件退出保持模式。

要发生数字锁定检测事件，必须有PLLX的相位检测器周期的 "锁定计数"，在此期间，PLLX_R参考和PLLX_N反馈信号边沿的时间/相位误差在用户可编程的 "窗口大小 "之内。因为在发生锁定事件之前，必须至少有 "锁定次数 "的相位检测器事件，最小数字锁定事件时间可以计算为 "锁定次数"/fPDX，其中X=1用于PLL1或2用于PLL2。

通过使用下面公式，可以选择 "锁定计数 "和 "窗口大小 "的值，以设定数字锁定检测事件发生前系统所需的频率精度（ppm）：

锁定计数 "值的作用是通过将 "窗口大小 "除以 "锁定计数 "来缩短有效锁定窗口的大小。

如果在任何时候，PLLX_R参考信号和PLLX_N反馈信号都在 "窗口大小 "设定的时间窗口之外，那么 "锁定计数 "值将被重置为0。

最小锁定时间的计算实例

计算PLL2的最小数字锁定时间，给定PLL2的相位检测器频率为40 MHz，并且 PLL2_DLD_CNT = 10,000：PLL2的最小锁定时间是10,000 / 40 MHz = 250 µs。

驱动CLKin和OSCin输入端

用差分源驱动CLKin和OSCin引脚

两个CLKin端口都可以用差分信号驱动。TI建议在使用差分参考时钟时将CLKin输入模式设置为双极（CLKinX_TYPE = 0）。OSCin的输入模式被硬连接为双极性等效。LMK0482x系列在内部对输入引脚进行偏置，因此差分接口应采用交流耦合。用LVDS或LVPECL驱动CLKin/OSCin引脚的推荐电路。

用于LVDS参考时钟源的CLKinX和OSCin终端：

用于LVDS参考时钟源的CLKinX和OSCin终端

用于LVPECL参考时钟源的CLKinX和OSCin终端：

一个能产生差分正弦波输出的参考时钟源可以用以下电路驱动CLKin/OSCin引脚。信号电平必须符合电气特性中所列CLKin/OSCin引脚的要求。

差分正弦波参考时钟源的CLKinX和OSCin端接

用单端源驱动CLKin和OSCin引脚

LMK0482x系列的CLKin/OSCin引脚可使用单端参考时钟源来驱动；例如，正弦波源或LVCMOS/LVTTL源。对于CLKin引脚，可以使用交流耦合或直流耦合。对于OSCin引脚，需要交流耦合。在正弦波源预计有50Ω负载的情况下，TI建议使用交流耦合，如下面的电路所示，有一个50Ω的终端。

CLKinX和OSCin的单端端接

信号电平必须符合电气特性中列出的CLKin/OSCin引脚的要求。建议将CLKinX_TYPE设置为双极模式（CLKinX_TYPE = 0）。OSCin被硬连接到双极模式。

如果用单端LVCMOS/LVTTL源驱动CLKin引脚，可以使用直流耦合或交流耦合。如果使用直流耦合，CLKinX_TYPE应设置为MOS缓冲模式（CLKinX_TYPE = 1），并且信号源的电压摆幅必须满足电气特性中给出的直流耦合、MOS模式时钟输入的规格。如果使用交流耦合，CLKinX_TYPE应设置为双极缓冲模式（CLKinX_TYPE = 0），输入引脚的电压摆幅必须满足电气特性中给出的交流耦合、双极模式时钟输入的规格。在交流耦合的双极模式下，可能需要对时钟输入电平进行一些衰减。在交流耦合电容之前有一个简单的电阻分压器电路就足够了。

直流耦合的LVCMOS/LVTTL参考时钟：

直流耦合的LVCMOS/LVTTL参考时钟