對于一般板對板io輸出增加驅動和抗干擾電路，大家應該遇到很多這種情況，然后應該也遇到過很多問題了。

     之前設計電路的時候，我也沒想過系統性問題，然后板子回來的時候，特別是聯調的時候，SOC和MCU的io口很容易受到影響，特別是大功率器件和EMC測試的時候，很容易受到干擾出現BUG。

       比如說會出現，io電平會出現尖峰或者回勾或者是出現reset復位等等，現象千奇百怪，問題很多，有時候我們在百思不得其解的時候，想不通問題在哪里，有沒有考慮過相關設計合理不合理，多數人只會將設計為連連看，信號通了就可以了，多數時候可以將連接的線束和走線盡量走粗點，或者用帶屏蔽的線，多數時候節約成本或者忽視某個設計細節的時候，就會出現問題，這個時候大多數可能是你設計的信號受到了其他信號的干擾。以我個人經驗來看，以后從來不注重理論與實踐的結合，多數時候憑感覺然后嘗試，有時候催的很急，都是找臨時整改方案暫時解決了問題，后期又會復發，實則設計受干擾能力較弱。

今天給大家介紹下一般io口的設計處理方式

對于板端或者板對板的io口，需要增加驅動能力，最簡單的是加上拉電阻，當然還有使用緩沖器buff或者其他驅動器來增加驅動能力，或者將io分成差分信號減小干擾和毛刺等問題，這些問題可見后面的篇幅。

對于一般的MCU的io口增加的去耦電容為0.1uf，關于為什么使用0.1uf的請移步之前的文章介紹，前端增加寄生電容較小的TVS管，或者合適的RC電路，減小干擾。